MEMORIE..SVELATO IL MISTERO!

Meglio conoscere le proprie memorie!


Conoscere l'hardware del nostro Pc è regola fondamentale per un buon "overclocker". Sapere quali Sdram acquistare e leggere il numero seriale è importante quando si effettua un overclock del sistema. Potremmo sapere quali Sdram acquistare, e come cautelarsi da un venditore disonesto!.

INTRODUZIONE:

Sentiamo spesso parlare di wait state, cosa significa?

Tradotto letteralemente significa TEMPO DI ATTESA. Ma per quel motivo dobbiamo parlare di TEMPO DI ATTESA? Forse, non tutti sanno che, la cpu sospende quello che sta facendo per uno o più cicli di clock, e aspetta che la memoria gli fornisca le informazioni da essa richieste. Il numero dei tempi di attesa dipende dalla velocità della FSB (frequenza di bus principale), mentre la velocità dei moduli di memoria è misurata in nanosecondi (ns). Quindi alla frequenza di 1 Mhz un ciclo di clock dura 1000 nanosecondi, a 33 Mhz dura 33 ns, a 100 Mhz 10 ns e infine a 133 Mhz dura 7.5 nanosecondi. Aumentando la velocità della memoria diminuisce il tempo di attesa: a 140 Mhz dura 7 nanosecondi, a 150 Mhz dura 6.5 nanosecondi. E' ovvio che la memoria deve supportare tali velocità. Una Sdram certificata a 100 Mhz, difficilmente potrà viaggiare ad una velocita superiore di 124 Mhz, e una PC 133 Mhz non supererà i 150 Mhz.

A volte nella rete e in alcune riviste specializzate, si discute di valori un pò strani: 5 1 1 1, 5 3 3 3 ecc. Ma cosa indicano questi numeri?

I numeri 5 1 1 1 si riferiscono al tempo necessario affinchè le memorie trovino e restituiscano i bit di dati richiesti. Il tempo si misura in impulsi di clock.

Memorie
Primo bit
Secondo bit
Terzo bit
Quarto bit
DRAM FPM
5
3
3
3
DRAM EDO
5
2
2
2
DRAM BEDO
5
1
1
1
SDRAM
5
1
1
1

Se leggete attentamente la tabella, le SDRAM impiegano 5 impulsi di clock per trovare e restituire il primo bit di informazione. Il secondo, il terzo e il quarto vengono elaborati in un impulso di clock. Le DRAM EDO elaborano il primo bit in 5 impulsi, mentre i successivi bit in 2 impulsi. Le prestazioni delle SDRAM risultano migliori dato il numero minori di impulsi di clock per elaborare il secondo, il terzo, e il quarto bit.

CARATTERISTICHE DELLE MEMORIE:

In commercio esistono molte varianti delle memorie, e individuarle nel modo corretto è abbastanza difficile se non si conoscono i seguenti termini:

SIMM:
I sistemi di memoria DRAM FPM o EDO utilizzano i connettori a 30 o 72 pin (figure 1,1A). Un modulo SIMM a 30 pin misura 9 X 2,5 cm, variabile fissa era la lunghezza, mentre l'altezza poteva essere diversa. I primi SIMM a 30 pin vengono chiamati SIMM a 9 bit perchè usavano il nono bit per il controllo di parità, mentre successivamente sono nati i SIMM a 8 bit, simili nella piedinatura, ma diversi dai fratelli a nove bit nei segnali usati dai pin 26, 28 e 29. La seguente Tabella confronta i segnali dei pins dei moduli a 8 bit e a 9 bit.

SIMM 9 BIT
SIMM 8 BIT
PIN
VCC(alimentazione)
VCC (alimentazione)
1
_CAS(strobe ind.colonna)
_CAS(strobe ind.colonna)
2
DQ0(linea dati 0)
DQ0(linea dati 0)
3
A0(linea indirizzi 0)
A0(linea indirizzi 0)
4
A1(linea indirizzi 1)
A1(linea indirizzi 1)
5
DQ1(linea dati 1)
DQ1(linea dati 1)
6
A2(linea indirizzi 2)
A2(linea indirizzi 2)
7
A3(linea indirizzi 3)
A3(linea indirizzi 3)
8
VSS(massa)
VSS(massa)
9
DQ2(linea dati 2)
DQ2(linea dati 2)
10
A4(linea indirizzi 4)
A4(linea indirizzi 4)
11
A5(linea indirizzi 5)
A5(linea indirizzi 5)
12
DQ3(linea dati 3)
DQ3(linea dati 3)
13
A6(linea indirizzi 6)
A6(linea indirizzi 6)
14
A7(linea indirizzi 7)
A7(linea indirizzi 7)
15
DQ4(linea dati 4)
DQ4(linea dati 4)
16
A8(linea indirizzi 8)
A8(linea indirizzi 8)
17
A9(linea indirizzi 9)
A9(linea indirizzi 9)
18
A10(linea indirizzi 10)
A10(linea indirizzi 10)
19
DQ5(linea dati 5)
DQ5(linea dati 5)
20
_WE(input lettura/scrittura)
_WE(input lettura/scrittura)
21
VSS(massa)
VSS(massa)
22
DQ6(linea dati 6)
DQ6(linea dati 6)
23
NC(Non connesso)
NC(Non connesso)
24
DQ7(linea dati 7)
DQ7(linea dati 7)
25
Q8(Parity data out)
NC(No connection)
26
_RAS(Strobe indirizzo riga)
_RAS(Strobe indirizzo riga)
27
_CS8(Strobe parità colonna)
NC(Non connesso)
28
D8(Parity data in)
NC(Non connesso)
29
VCC(Alimentazione c.c)
VCC(Alimentazione c.c)
30

Torna all'inizio/Pagina Successiva/Torna alla Homepage